高度低温CMOS电路器件的温度特性解析器件的温度特性由实验可知,低温下NMOS和PMOS器件的跨导都大大增加,其根本原因在于迁移率的增加。图7.17是300K、77K和4.2K时实测NMOS的表观迁移率的结果比较。由图可见,温度的降低使迁移率增达4~5倍之多。开启电压的绝对值随温度降低而增加,是因为在开启电压公式中表面反型的费米势项фF(或P)的绝对值随温度下降而增加,但由此造成的开启电压变化不是
高度低温CMOS电路器件的温度特性解析器件的温度特性由实验可知,低温下NMOS和PMOS器件的跨导都大大增加,其根本原因在于迁移率的增加。图7.17是300K、77K和4.2K时实测NMOS的表观迁移率的结果比较。由图可见,温度的降低使迁移率增达4~5倍之多。开启电压的绝对值随温度降低而增加,是因为在开启电压公式中表面反型的费米势项фF(或P)的绝对值随温度下降而增加,但由此造成的开启电压变化不是
高速低温CMOS电路器件及其基本特性分析在高速电路相互竞争中,目前可供选择的器件工艺为GaAs、Bipolar 以及小尺寸CMOS、BiCMOS等。随着集成度的增加,GaAs和Bipolar电路的功耗太大,造成散热困难及器件稳定性问题。在VLSI领域内,小尺寸CMOS在集成度方面具有明显的优势,经计算预测,可达107/片以上。然而,正如我们在第二章中所述,它在速度方面受到一定限制。近年来,发现低温
高速低温CMOS电路器件及其基本特性分析在高速电路相互竞争中,目前可供选择的器件工艺为GaAs、Bipolar 以及小尺寸CMOS、BiCMOS等。随着集成度的增加,GaAs和Bipolar电路的功耗太大,造成散热困难及器件稳定性问题。在VLSI领域内,小尺寸CMOS在集成度方面具有明显的优势,经计算预测,可达107/片以上。然而,正如我们在第二章中所述,它在速度方面受到一定限制。近年来,发现低温
三种高速的BiCMOS集成电路及其工艺技术解析1、基本逻辑电路用CMOS构成基本逻辑,用两个Bipolar管作为末级推挽输出,高速驱动大的电容负载。图7.14为BiCMOS 2NOR门电路图以及在不同电容负载CL下的延迟时间的测量结果,并与一种2μm CMOS门电路的结果进行比较。电路图中Z表示阻性元件。由图可见,负载电容CL越大,BiCMOS电路的优越性越大。2、SRAM超高速tAC=8ns的B
三种高速的BiCMOS集成电路及其工艺技术解析1、基本逻辑电路用CMOS构成基本逻辑,用两个Bipolar管作为末级推挽输出,高速驱动大的电容负载。图7.14为BiCMOS 2NOR门电路图以及在不同电容负载CL下的延迟时间的测量结果,并与一种2μm CMOS门电路的结果进行比较。电路图中Z表示阻性元件。由图可见,负载电容CL越大,BiCMOS电路的优越性越大。2、SRAM超高速tAC=8ns的B
高速BiCMOS工艺及器件结构性能解析高速BiCMOS工艺及器件结构由于工艺技术的进步,高速BiCMOS工艺日趋成熟,已有多种产品供应市场。典型的高速BiCMOS工艺剖面结构如图7.13所示。它以外延双阱CMOS工艺为基础,在N阱内增加n+埋层和集电极接触深n+注入,以减小双极管的集电极串联电阻;P型注入制作基区。发射极一般采用多晶硅掺杂形式,与CMOS器件的栅一致,形成多晶硅发射极双极管,因此原
高速BiCMOS工艺及器件结构性能解析高速BiCMOS工艺及器件结构由于工艺技术的进步,高速BiCMOS工艺日趋成熟,已有多种产品供应市场。典型的高速BiCMOS工艺剖面结构如图7.13所示。它以外延双阱CMOS工艺为基础,在N阱内增加n+埋层和集电极接触深n+注入,以减小双极管的集电极串联电阻;P型注入制作基区。发射极一般采用多晶硅掺杂形式,与CMOS器件的栅一致,形成多晶硅发射极双极管,因此原
讲述高速BiCMOS技术及其特性说明解析高速BiCMOS技术80年代起,CMOS已成为VLSI的主流。它的主要优点是功耗低,集成度高,抗干扰能力强。随着工艺尺寸的缩小,速度和电路优值能够迅速提高。但正如第二章所述,CMOS VLSI的性能提高受到多种限制。在超高速应用领域内,双极集成电路一直比MOS电路更有优势。但由于双极器件功耗大,占有硅面积大等根本缺点,使它的集成度无法达到VLSI水平。CMO
讲述高速BiCMOS技术及其特性说明解析高速BiCMOS技术80年代起,CMOS已成为VLSI的主流。它的主要优点是功耗低,集成度高,抗干扰能力强。随着工艺尺寸的缩小,速度和电路优值能够迅速提高。但正如第二章所述,CMOS VLSI的性能提高受到多种限制。在超高速应用领域内,双极集成电路一直比MOS电路更有优势。但由于双极器件功耗大,占有硅面积大等根本缺点,使它的集成度无法达到VLSI水平。CMO
GaAs高速多路器和解多路器及整体结构解析高速多路器和解多路高速多路器对多点采样,实时讯号处理十分重要。采样点越多,要求采样的速度越快。每秒4Gbit的超高速GaAs 16:1多路器和解多路器就是为此目的而研制的。所用的器件是弱耗尽MESFET,开启电压为-0.07V,以此达到高速,低功耗。多路器电路由主从触发器单元电路所组成。每个单元电路包括一级前置放大器和一个主从D触发器,电路如图7.11所示
GaAs高速多路器和解多路器及整体结构解析高速多路器和解多路高速多路器对多点采样,实时讯号处理十分重要。采样点越多,要求采样的速度越快。每秒4Gbit的超高速GaAs 16:1多路器和解多路器就是为此目的而研制的。所用的器件是弱耗尽MESFET,开启电压为-0.07V,以此达到高速,低功耗。多路器电路由主从触发器单元电路所组成。每个单元电路包括一级前置放大器和一个主从D触发器,电路如图7.11所示
GaAs高速模数转换器(ADC)电路和比较器设计分析GaAs高速模数转换器(ADC)高速实时数字处理要求有高速ADC。达千兆赫的高速GaAs ADC已研制出样品。在电路设计上采用平行比较法,其中比较器设计是关键问题。图7.10为用E MESFET做成的简化比较器电路,由一个差分放大器和一个交叉耦合触发器所组成。管子的开启电压为50mV左右。输入讯号和参考电平先通过差分放大器放大,使结点1、2处于不
GaAs高速模数转换器(ADC)电路和比较器设计分析GaAs高速模数转换器(ADC)高速实时数字处理要求有高速ADC。达千兆赫的高速GaAs ADC已研制出样品。在电路设计上采用平行比较法,其中比较器设计是关键问题。图7.10为用E MESFET做成的简化比较器电路,由一个差分放大器和一个交叉耦合触发器所组成。管子的开启电压为50mV左右。输入讯号和参考电平先通过差分放大器放大,使结点1、2处于不
SRAM高速局部电路图及性能特征分析SRAM高速高速Cache存储器是开发高速计算机的一个关键部件。国际上大力开展各种中等容量超高速SRAM的研究开发工作,其中GaAs SRAM倍受重视,正是因为GaAs器件具有超高速性能。用GaAs MESFET E/D电路可以方便地组成SRAM的单元及外围电路。图7.9为一种16K SRAM的局部电路。单元电路与一般E/D MOS SRAM六管单元相类似。译码
SRAM高速局部电路图及性能特征分析SRAM高速高速Cache存储器是开发高速计算机的一个关键部件。国际上大力开展各种中等容量超高速SRAM的研究开发工作,其中GaAs SRAM倍受重视,正是因为GaAs器件具有超高速性能。用GaAs MESFET E/D电路可以方便地组成SRAM的单元及外围电路。图7.9为一种16K SRAM的局部电路。单元电路与一般E/D MOS SRAM六管单元相类似。译码
GaAs高速集成三种电路图及其改进优缺点分析1、缓冲型逻辑(BFL)图7.4为BFL的电路图,它全由D MESFET组成。T1、T2,和T3构成一般的或非门,但它们都是常通管,因此这一级不能输出好的低电平。为此,由T4、T5和D1、D2,构成缓冲输出级,其低端接一个负电源Vss,使电平向低方向移动。由D1、D2上的压降及Vss来调节低电平,使它小1V,这样使输出和输入电平相容。附加的缓冲级除了移动
GaAs高速集成三种电路图及其改进优缺点分析1、缓冲型逻辑(BFL)图7.4为BFL的电路图,它全由D MESFET组成。T1、T2,和T3构成一般的或非门,但它们都是常通管,因此这一级不能输出好的低电平。为此,由T4、T5和D1、D2,构成缓冲输出级,其低端接一个负电源Vss,使电平向低方向移动。由D1、D2上的压降及Vss来调节低电平,使它小1V,这样使输出和输入电平相容。附加的缓冲级除了移动
GaAs组成高速数字电路的器件性能特征解析组成高速数字电路的器件由GaAs器件组成的高速数字系统的性能可以比用普通的硅器件的大大增强。它的单门延迟可达几十皮秒,功耗为几十微瓦。组成GaAs数字集成电路的器件主要有如下三种:1、耗尽型Schottky势垒外延场效应管(D MESFET)其工艺结构如图7.1所示。在半绝缘的高阻衬底上外延一层N型GaAs,其厚度为100~200nm。两边用欧姆结引出作为
GaAs组成高速数字电路的器件性能特征解析组成高速数字电路的器件由GaAs器件组成的高速数字系统的性能可以比用普通的硅器件的大大增强。它的单门延迟可达几十皮秒,功耗为几十微瓦。组成GaAs数字集成电路的器件主要有如下三种:1、耗尽型Schottky势垒外延场效应管(D MESFET)其工艺结构如图7.1所示。在半绝缘的高阻衬底上外延一层N型GaAs,其厚度为100~200nm。两边用欧姆结引出作为