GaAs高速集成电路及其材料的性质优点重要因素GaAs高速集成电路材料的性质GaAs是继硅以后最有前途的一种半导体材料。这种材料的技术开发始于50年代,但到了80年代才得到了突破性的进展,并作为高性能的半导体器件大量应用,显示了其优越性,高速数字集成电路是其中的一个重要方面。GaAs与Si不同,它不是单一元素,而是一种Ⅱ-V族化合物半导体。它的主要优点为:(1)高的电子迁移率约是硅中电子迁移率的6
GaAs高速集成电路及其材料的性质优点重要因素GaAs高速集成电路材料的性质GaAs是继硅以后最有前途的一种半导体材料。这种材料的技术开发始于50年代,但到了80年代才得到了突破性的进展,并作为高性能的半导体器件大量应用,显示了其优越性,高速数字集成电路是其中的一个重要方面。GaAs与Si不同,它不是单一元素,而是一种Ⅱ-V族化合物半导体。它的主要优点为:(1)高的电子迁移率约是硅中电子迁移率的6
通用阵列逻辑(GAL)EEPROM单元电路结构特征作用解析可编程逻辑器件(PLD)就是可编程的PLA及PAL,PROM等。它们不是用掩膜编程,而是用电学方法编程。近年来开发成功的通用阵列逻辑利用EEPROM作为单元组成PAL。它的优点是便于多次程序化,因而具有良好的可测性,这是由于器件出厂前可以通过多次编程对它的性能进行考验。1、EEPROM单元它由两管组成,如图6.29新示,一个是选择管,为普通
通用阵列逻辑(GAL)EEPROM单元电路结构特征作用解析可编程逻辑器件(PLD)就是可编程的PLA及PAL,PROM等。它们不是用掩膜编程,而是用电学方法编程。近年来开发成功的通用阵列逻辑利用EEPROM作为单元组成PAL。它的优点是便于多次程序化,因而具有良好的可测性,这是由于器件出厂前可以通过多次编程对它的性能进行考验。1、EEPROM单元它由两管组成,如图6.29新示,一个是选择管,为普通
程序阵列逻辑(PAL)结构和特性分析程序阵列逻辑(PAL)PAL是PLA的一种优化变种,已得到广泛应用。其差异在于:PLA把所有的乘积项都连到OR ROM,作为各个输出的输入码。这样会使OR ROM占的面积|大,延迟长。图6.28所示的PAL取消了OR ROM,将乘积项分成组,分别输入到各个OR门。于是输入端大大减少,缩短了连线,缩小了面积,由此优化了性能。PAL对乘积项比较多的电路其优越性更为明
程序阵列逻辑(PAL)结构和特性分析程序阵列逻辑(PAL)PAL是PLA的一种优化变种,已得到广泛应用。其差异在于:PLA把所有的乘积项都连到OR ROM,作为各个输出的输入码。这样会使OR ROM占的面积|大,延迟长。图6.28所示的PAL取消了OR ROM,将乘积项分成组,分别输入到各个OR门。于是输入端大大减少,缩短了连线,缩小了面积,由此优化了性能。PAL对乘积项比较多的电路其优越性更为明
时序程序逻辑阵列和流程图电路特性说明时序程序逻辑阵列一般没有寄存器的无时序PLA只能完成组合逻辑功能。把PLA用于控制就需要有时序控制的状态寄存器及从输出到输入的反馈。下一个输出状态不仅是输入的函数,而且是当前状态的函数。这种时序PLA的结构如图6.24所示,组成所谓“有限状态机”。图6.24中的AND ROM和OR ROM各有一个不同时序的采样保持寄存器。它们分别由两相时钟控制,各延迟半个周期,
时序程序逻辑阵列和流程图电路特性说明时序程序逻辑阵列一般没有寄存器的无时序PLA只能完成组合逻辑功能。把PLA用于控制就需要有时序控制的状态寄存器及从输出到输入的反馈。下一个输出状态不仅是输入的函数,而且是当前状态的函数。这种时序PLA的结构如图6.24所示,组成所谓“有限状态机”。图6.24中的AND ROM和OR ROM各有一个不同时序的采样保持寄存器。它们分别由两相时钟控制,各延迟半个周期,
程序逻辑阵列(PLA)结构图和说明特征解析程序逻辑阵列(PLA)程序逻辑阵列是在ROM基础上发展起来的一种应用更为普遍的专用电路,它由“与”、“或”两个ROM联结起来所构成。从原理上来说,任何组合逻辑二进制函数都可以表示成几项乘积之和。例如:三项“与”后再“或”起来。多项(多位字长)输出的某些乘积项常常是共同的。例如:其中、及是共同的。这样,乘积项只有六种,“与”ROM只需要输出六项。然后将它们分
程序逻辑阵列(PLA)结构图和说明特征解析程序逻辑阵列(PLA)程序逻辑阵列是在ROM基础上发展起来的一种应用更为普遍的专用电路,它由“与”、“或”两个ROM联结起来所构成。从原理上来说,任何组合逻辑二进制函数都可以表示成几项乘积之和。例如:三项“与”后再“或”起来。多项(多位字长)输出的某些乘积项常常是共同的。例如:其中、及是共同的。这样,乘积项只有六种,“与”ROM只需要输出六项。然后将它们分
ROM基专用电路结构和应用特征解析ROM的结构和应用ROM即只读存储器,是一种结构比较简单、应用灵活的专用电路。在此基础上发展起来的各种形式的程序逻辑器件(PLD)已纪广泛用于各种实现。一种NMOS ROM如图6.18所示,它包括如下五部分:1、存储矩阵每个单元为一个管子,单元管有两种不同开启电压。字线高电平时能开启,定为存“0”;不能开启,定为存“1”。单元管的开启一般用离子注入方法进行调节和控
ROM基专用电路结构和应用特征解析ROM的结构和应用ROM即只读存储器,是一种结构比较简单、应用灵活的专用电路。在此基础上发展起来的各种形式的程序逻辑器件(PLD)已纪广泛用于各种实现。一种NMOS ROM如图6.18所示,它包括如下五部分:1、存储矩阵每个单元为一个管子,单元管有两种不同开启电压。字线高电平时能开启,定为存“0”;不能开启,定为存“1”。单元管的开启一般用离子注入方法进行调节和控
多单元门阵列局部平面图及其技术特点解析多单元门阵列标准单元法的缺点是不能预工艺,设计和制作周期较长,而门阵列的缺点在于单元单一,设计的灵活性和硅片利用率低。把两者结合起来进行适当的折衷,开发出一种多单元门阵列技术。它的主要特点如下:1、预工艺到多晶硅光刻:2、利用单元库支持;3、单元间用不开启的MOS管隔离。图6.17画出用MOS管隔离的多单元门阵列的平面图。由于不采用场氧化隔离,用多晶硅来确定单
多单元门阵列局部平面图及其技术特点解析多单元门阵列标准单元法的缺点是不能预工艺,设计和制作周期较长,而门阵列的缺点在于单元单一,设计的灵活性和硅片利用率低。把两者结合起来进行适当的折衷,开发出一种多单元门阵列技术。它的主要特点如下:1、预工艺到多晶硅光刻:2、利用单元库支持;3、单元间用不开启的MOS管隔离。图6.17画出用MOS管隔离的多单元门阵列的平面图。由于不采用场氧化隔离,用多晶硅来确定单
标准单元布局布线及其程序具有几项功能解析布局布线标准单元法在布线前要先布局。布局是把各单元安排到最合适的位置。它的优劣判别在于是否使布线最短、利用行间通道最少。布局布线程序具有如下的功能:1、二维布局合理地将单元分成若干行。能否得到合理布局有赖于设计者的初始布局。初始布局后由计算机对它们作一定的调整,以便于布线。有经验的设计者会使初始布局较为合理,计算和调整较快。2、一维布局在一行内各单元合理排列
标准单元布局布线及其程序具有几项功能解析布局布线标准单元法在布线前要先布局。布局是把各单元安排到最合适的位置。它的优劣判别在于是否使布线最短、利用行间通道最少。布局布线程序具有如下的功能:1、二维布局合理地将单元分成若干行。能否得到合理布局有赖于设计者的初始布局。初始布局后由计算机对它们作一定的调整,以便于布线。有经验的设计者会使初始布局较为合理,计算和调整较快。2、一维布局在一行内各单元合理排列
专用集成电路单元设计版图及其设计规则重要解析专用集成电路单元设计在一个标准单元设计系统中的单元库内一般包含有几百种单元电路,每种单元的描述内容有如下几部分:1、逻辑功能,例如NAND、NOR、DFF及XOR等。2、电路细节,包括电路结构、管子的参数及分布参量等。3、版图及对外连接头的位置。以2NAND为例,可以表示成如图6.14所示的矩形块。虽然库内可以建立各种基本电路,但为了实用方便,库的容量也
专用集成电路单元设计版图及其设计规则重要解析专用集成电路单元设计在一个标准单元设计系统中的单元库内一般包含有几百种单元电路,每种单元的描述内容有如下几部分:1、逻辑功能,例如NAND、NOR、DFF及XOR等。2、电路细节,包括电路结构、管子的参数及分布参量等。3、版图及对外连接头的位置。以2NAND为例,可以表示成如图6.14所示的矩形块。虽然库内可以建立各种基本电路,但为了实用方便,库的容量也
标准单元法基本原理及其设计流程图分析标准单元基本原理由于门阵列的基本单元单一,不可能使得ASIC的设计在硅片利用率、速度和功耗等方面的性能最佳化。标准单元法正是为了克服门阵列的以上缺点而发展起来的。它的基本设计思想是用人工设计好各种成熟的、优化的、版图等高的单元电路,把它们存储在一个单元数据库中。根据用户的要求,把电路分成各种单元的连接组合。通过调用单元库中的这些单元,以适当的方式将它们排成几行,
标准单元法基本原理及其设计流程图分析标准单元基本原理由于门阵列的基本单元单一,不可能使得ASIC的设计在硅片利用率、速度和功耗等方面的性能最佳化。标准单元法正是为了克服门阵列的以上缺点而发展起来的。它的基本设计思想是用人工设计好各种成熟的、优化的、版图等高的单元电路,把它们存储在一个单元数据库中。根据用户的要求,把电路分成各种单元的连接组合。通过调用单元库中的这些单元,以适当的方式将它们排成几行,