宏单元布线图及其逻辑图工作原理特征解析宏单元LSI和VLSI门阵列的全局自动布线往往要求很大的计算工作量。CPU的计算时间与器件包含的门数平方成正比关系。为此,先在较小的面积内局部布线,连成一定功能的逻辑块。它的规模可以比上述的基本逻辑单元大,当然也包括它们,这些功能逻辑块叫作宏单元。宏单元可以有上百种之多。把已设计好的一些宏单元存储在一个数据库中,称为宏单元库。在此基础上,用户通过布线把各宏单元
宏单元布线图及其逻辑图工作原理特征解析宏单元LSI和VLSI门阵列的全局自动布线往往要求很大的计算工作量。CPU的计算时间与器件包含的门数平方成正比关系。为此,先在较小的面积内局部布线,连成一定功能的逻辑块。它的规模可以比上述的基本逻辑单元大,当然也包括它们,这些功能逻辑块叫作宏单元。宏单元可以有上百种之多。把已设计好的一些宏单元存储在一个数据库中,称为宏单元库。在此基础上,用户通过布线把各宏单元
门阵列布线方法-伪双层布线和双层布线两种分析门阵列布线方法前面已说明,有伪双层布线和双层布线两种。图6.8画出行间通道中伪双层布线的局部情况。垂直方向是预工艺完成的导电多晶线及接触孔;水平方向是金属布线,一般用铝硅合金或纯铝。多晶硅线两端的接触孔可以向单元内部进行连线,中间的接触孔可以与通道内的金属布线相连。门阵列的布线一般分成两级。低一级是单元行内部连线,组成一些基本逻辑单元电路,如图6.6上用
门阵列布线方法-伪双层布线和双层布线两种分析门阵列布线方法前面已说明,有伪双层布线和双层布线两种。图6.8画出行间通道中伪双层布线的局部情况。垂直方向是预工艺完成的导电多晶线及接触孔;水平方向是金属布线,一般用铝硅合金或纯铝。多晶硅线两端的接触孔可以向单元内部进行连线,中间的接触孔可以与通道内的金属布线相连。门阵列的布线一般分成两级。低一级是单元行内部连线,组成一些基本逻辑单元电路,如图6.6上用
CMOS门阵列单元电路的设计及其版图分析CMOS门阵列单元电路的设计单元电路是多样化的。CMOS门阵列单元一般是NMOS和PMOS共栅型的。图6.5是一种CMOS行单元的简单例子。它包含有两对共栅管与一些预工艺的接触孔。行内的金属连线可以将这些管子连成一些基本电路。如图6.6所示,在一个单元内连成2输入端与非门(2NAND),也可以用行内几个单元连成稍复杂一点的基本逻辑电路,如XOR、XNOR及D
CMOS门阵列单元电路的设计及其版图分析CMOS门阵列单元电路的设计单元电路是多样化的。CMOS门阵列单元一般是NMOS和PMOS共栅型的。图6.5是一种CMOS行单元的简单例子。它包含有两对共栅管与一些预工艺的接触孔。行内的金属连线可以将这些管子连成一些基本电路。如图6.6所示,在一个单元内连成2输入端与非门(2NAND),也可以用行内几个单元连成稍复杂一点的基本逻辑电路,如XOR、XNOR及D
门阵列设计流程图及基本原理电路分类分析门阵列基本原理在硅片上预先做好大量相同的基本单元门电路,整齐排列成阵列。这些电路的大部分工艺制作步序已完成,仅缺基本单元门本身及它们相互之间的连线,这就是门阵列母片。门阵列的规模决定于一个芯片内包含的门数,例如,一般为1000门、5000门及10000门等。门阵列的设计工作就是根据用户的要求,设计一层或两层金属布线,制成掩膜,制作成电路。此外,在阵列的周围配有
门阵列设计流程图及基本原理电路分类分析门阵列基本原理在硅片上预先做好大量相同的基本单元门电路,整齐排列成阵列。这些电路的大部分工艺制作步序已完成,仅缺基本单元门本身及它们相互之间的连线,这就是门阵列母片。门阵列的规模决定于一个芯片内包含的门数,例如,一般为1000门、5000门及10000门等。门阵列的设计工作就是根据用户的要求,设计一层或两层金属布线,制成掩膜,制作成电路。此外,在阵列的周围配有
讲述专用集成电路基本电路及其特性分析专用集成电路60年代开始出现了集成电路。由于当时工艺水平的限制,问世的都是小规模集成电路(SSI)的标准通用产品,例如门电路、触发器等。随着工艺的进步,逐步发展了中规模集成电路(MSI),但也是些标准通用性产品,例如计数器、移位寄存器等。70年代开始发展大规模集成电路(LSI),专用性程度比较大,由于电路品种多,每种产品需求量少,而导致成本高,这是因为分派到每个
讲述专用集成电路基本电路及其特性分析专用集成电路60年代开始出现了集成电路。由于当时工艺水平的限制,问世的都是小规模集成电路(SSI)的标准通用产品,例如门电路、触发器等。随着工艺的进步,逐步发展了中规模集成电路(MSI),但也是些标准通用性产品,例如计数器、移位寄存器等。70年代开始发展大规模集成电路(LSI),专用性程度比较大,由于电路品种多,每种产品需求量少,而导致成本高,这是因为分派到每个
微指令地址寄存器CC电路单元及其原理分析微指令地址寄存器CC这种寄存器既要有地址转移功能(B'→CC),又要有增1功能[CC+1],它在计算机中是常用的,在微机中一般采用两相准静态触发器形式。图5.11就是由NMOS组成的CC寄存器,其中Ci-1是前一位来的进位,它可由与门产生,证明如下:由图5.11可知,当(B'→CC)为高电平时,在ф1期间B'上的转移地址送入CC寄存器
微指令地址寄存器CC电路单元及其原理分析微指令地址寄存器CC这种寄存器既要有地址转移功能(B'→CC),又要有增1功能[CC+1],它在计算机中是常用的,在微机中一般采用两相准静态触发器形式。图5.11就是由NMOS组成的CC寄存器,其中Ci-1是前一位来的进位,它可由与门产生,证明如下:由图5.11可知,当(B'→CC)为高电平时,在ф1期间B'上的转移地址送入CC寄存器
微程序地址转移控制电路及其工作原理解析微程序地址转移CJ是一个条件转移触发器,实际上是一位寄存器。它选择标志符之一作为转移条件。这种选择被上一条微指令中的一些微码所控制,如图5.8所示,用CM23-264个微码来决定J的选择。J=1,进行转移,转移地址也由上一条微指令中微码组所给定。f=0,不进行转移,下一条微指令顺次为[CC+1]。由于J的选择控制是4位微码,因此最多可以有16种标志符供选择,实
微程序地址转移控制电路及其工作原理解析微程序地址转移CJ是一个条件转移触发器,实际上是一位寄存器。它选择标志符之一作为转移条件。这种选择被上一条微指令中的一些微码所控制,如图5.8所示,用CM23-264个微码来决定J的选择。J=1,进行转移,转移地址也由上一条微指令中微码组所给定。f=0,不进行转移,下一条微指令顺次为[CC+1]。由于J的选择控制是4位微码,因此最多可以有16种标志符供选择,实
指令译码器ID的设计原理及其特征分析指令译码器ID的设计我们以一种8位微处理器为例,具体说明ID的设计方法。一般来说,ID采用简单的PLA结构较为方便。为了便于分析,将8位机器指令操作码用ABCDEFGH来表示,A为最高位,H为最低位。我们设计指令译码有两种不同的入口特征:一种是直接入口,即指令操作码本身就是其微程序入口;另一种是共同入口,即一些类似的指令具有共同的微程序入口,当微程序转到↑(按操
指令译码器ID的设计原理及其特征分析指令译码器ID的设计我们以一种8位微处理器为例,具体说明ID的设计方法。一般来说,ID采用简单的PLA结构较为方便。为了便于分析,将8位机器指令操作码用ABCDEFGH来表示,A为最高位,H为最低位。我们设计指令译码有两种不同的入口特征:一种是直接入口,即指令操作码本身就是其微程序入口;另一种是共同入口,即一些类似的指令具有共同的微程序入口,当微程序转到↑(按操
微程序控制器的结构及其工作原理解析微程序控制器结构图5.7为一种微程序控制器的总体结构。这是一个8位机,微程序的地址码CC也是8位。这个控制器包括如下几部分:1、微程序 ROM容量为256×32,即字长为32位,容纳的最多微指令数为256条。32位控制字主要用于控制数据通道的操作,一小部分用于决定下字址。各控制字组有合理的分工,例如有专用于控制ALU运算的控制字组。至于下字址的控制字的作用将在本节
微程序控制器的结构及其工作原理解析微程序控制器结构图5.7为一种微程序控制器的总体结构。这是一个8位机,微程序的地址码CC也是8位。这个控制器包括如下几部分:1、微程序 ROM容量为256×32,即字长为32位,容纳的最多微指令数为256条。32位控制字主要用于控制数据通道的操作,一小部分用于决定下字址。各控制字组有合理的分工,例如有专用于控制ALU运算的控制字组。至于下字址的控制字的作用将在本节
微程序控制的基本框图及其原理电路解析微程序控制的概念早在1951年就由威尔克斯提出,直到80年代器件进入了VLSI技术时代,才得以大量实际应用。它的主要优点在于规则化,便于修改和扩充指令,适合于设计成VLSI结构。微程序控制的原理计算机的全部功能在于对操作数执行一系列指令。一条指令要分好几步完成,每步发出一组控制字,使数据通道完成一步动作。这一组控制字就叫一条微指令,执行一条基本指令应该包括多条微
微程序控制的基本框图及其原理电路解析微程序控制的概念早在1951年就由威尔克斯提出,直到80年代器件进入了VLSI技术时代,才得以大量实际应用。它的主要优点在于规则化,便于修改和扩充指令,适合于设计成VLSI结构。微程序控制的原理计算机的全部功能在于对操作数执行一系列指令。一条指令要分好几步完成,每步发出一组控制字,使数据通道完成一步动作。这一组控制字就叫一条微指令,执行一条基本指令应该包括多条微