解析MOS管PN型埋沟管杂质分布剖面及其输出特性

信息来源: 时间:2022-2-18

解析MOS管PN型埋沟管杂质分布剖面及其输出特性

向沟道区注入与衬底反型的杂质,会在表面下形成一层与源漏区同型的导电沟道及对衬底的pn结,由此得到埋沟导电机理。

埋沟管的杂质分布剖面如图1.6所示。注入区补偿衬底杂质后得反型浓度为image.png在深度为image.png点注入杂质与衬底杂质浓度相同,形成pn结。为了计算简单,一般采用“BOX”近似进行分析,当然也可以采用较复杂的、较精确的分布进行计算分析,但在方法上基本是类似的,结论也是相似的。

对NMOS管,由于它的平带电压image.png是负的,埋沟注入的结果必然形成常通的耗尽管,但不能简单地把它处理成开启电压为负的表面沟管。PMOS的情况有所不同,在无注入情况下,由于平带电压的作用,它在零偏时是常闭的增强管,而且开启电压的绝对值较大(约4V左右),不宜在5V电源电压下工作。反型杂质(受主型)的注入可以降低开启电压的绝对值,这正是电路设计所希望的。这时的PMOS管虽然仍是增强管,但是埋沟型的,因为注入形成的埋沟被平带电压所耗尽,因此在零偏时不能起导电作用。在实际CMOS工艺和电路中的PMOS就是这种增强型的埋沟管。通过对它的埋沟注入,使开启电压从-4V左右上升到-0.7V左右,以适合于CMOS电路在5V电源下工作。

MOS管埋沟型

下面我们以NMOS耗尽型组沟管为例进行分析计算。采用“BOX”近似,设埋沟区是浓度为ND的N区,其深度为MOS管埋沟型

图1.7为器件在负栅压下的剖面图,图1.8为沿沟道垂直方向的电荷分布。由图可见,注入在埋沟的导电载流子一部分被底部的pn结所耗尽,另一部分被表面负栅压所耗尽,剩下的中间部分成为导电沟道。

MOS管埋沟型

以衬底电位VB=0为参考电位,沟道中各点的电位为V。

image.png,其中image.png是pn结的内建电势。

image.pngimage.png可以看成是有效栅压,当image.png时达到平带条件。

image.png的大小为依据,表面分成三种情况:

image.png,表面积累,MOS管埋沟型

image.png,表面耗尽,image.png

image.png,表面反型,image.png

其中image.png是表面反型呈P型的阈值。这里的反型条件有一定的特殊性,因为反型表面呈P型,而衬底也是P型,一旦表面达到反型就会通过沟道宽度方向与衬底连在一起,表面电位被位至VB=0。图1.9是沟道宽方向上的剖面,可以清楚地看到上述的情况。由此可得

MOS管埋沟型

MOS管埋沟型

其中MOS管埋沟型

image.png就是表面达到反型时耗尽电荷,当image.png达到image.png时就出现表面反型。由于表面已被衬底所箝位,因此即使VmG变得更负,耗尽电荷及耗尽宽度也不会变化,也就是已达到最大的耗尽宽度image.png。它可以从耗尽电荷image.png导出:

MOS管埋沟型

image.png是非反型情况下的表面耗尽宽度,可以由求解泊松方程而得:

MOS管埋沟型

其中MOS管埋沟型

image.png是衬底pn结造成注入区底部的耗尽宽度,真正能导电的注入区宽度为image.png,并设电荷密度为Qm,则有:

MOS管埋沟型

根据image.pngimage.png对的大小,形成能夹断和夹不断两种输入特性,如图1.10所示。

MOS管埋沟型

夹断的条件:在源点,image.pngimage.png即表面达到反型前image.png,沟道被夹断,image.png

夹不断的条件:在源点,image.pngimage.png,即表面达到反型时,image.png仍大于零,image.png保持一定值,这时栅压VG再负,image.pngimage.png均不变,image.png保持不变,达不到零。

在E/D NMOS电路中,埋沟D管作为恒流负载管,因此夹断和夹不断的管子均可以用,不会影响电路的功能。但是,夹不断的管子的注入深度image.png大,衬偏系数大(下面将说明原因),不利于电路的性能。因此,要求image.png尽量小一点的能夹断的D管作为电路的负载为好。

image.png为夹断条件,实际应用时也就把它作为开启条件。NMOS埋沟D管的开启电压VTD是个负值。象以前规定一样,以源点电位Vs作为参考点,可得:

MOS管埋沟型

其中

image.png,为衬底pn结有效杂质浓度;

image.png,为栅到注入边界的电容;

image.png,为栅到注入层的平均电容;

其中image.png,为注入层的电容。

C1是Cox与Ci的串联值,C2是Cox与2Ci的串联值。因此,它的衬偏系数image.png与注入深度xi有关,xi越大,y亦越大,这是电路设计者所不希望的。

对增强的埋沟管(如CMOS中的PMOS管),上述的分析及VTD公式照样适用,只是开启电压的方向不同而已。

埋沟管的IDS输出特性与表面沟管十分相似,如图1.11所示,也有线性区和饱和区,随VG的增加,IDS的变化率增加。但是,由于导电机理有所不同,两者的细致特性还是有差别的。例如,埋沟管中载流子迁移率要比表面沟管高,因此不能随便把两者等同起来。总的来说,埋沟管的导电情况要更复杂些。当栅压较低刚开启时埋沟最底部开始导电,载流子的迁移率接近体迁移率;随着栅压的增加,导电区向上扩展到整个埋沟区;当再进一步增加栅压,表面进入积累状态,起主要导电作用之处逐步由埋沟转向表面,有效迁移率也随之大大下降。

由此可见,对埋沟管来说,在反型、耗尽、积累这三种不同的表面状态应有不同的电流公式,而且源端和漏端由于电位不同常常处于不同的状态,例如图1.7中的情况是源端反型、漏端耗尽。在这种情况下计算电流的公式就会比表面沟要复杂得多。

MOS管埋沟型

有关在各种状态下的埋沟管的电流至今没有十分精确的公式,而是在表面沟公式的基础上作某些修正作为对它的近似。参考文献[3]给出恒定μ下的各种状态下的埋沟管电流公式。


联系方式:邹先生

联系电话:0755-83888366-8022

手机:18123972950

QQ:2880195519

联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助

推荐文章