电子技术论坛
MOS晶体管非本征部分的小信号的栅的连线/源漏邻近电容分析
信息来源： 时间：2022-8-4
MOS晶体管非本征部分的小信号的栅的连线/源漏邻近电容分析
栅的连线电容
由于栅和沟道区之外的衬底的重迭引起了栅-体寄生电容Cgbe。(例如，见图5.13)。MOS晶体管栅的连线电容 MOS晶体管源漏邻近电容。和Cgbe并联的是另一寄生电容，它是因通过金属层或多晶硅层把栅连向电路的其他部分而引起的。这一金属层或多晶硅层被甲氧化层(典型情况时，是栅氧化层厚度的10倍)与衬底隔开。上述第二个电容应该认为是一个外部寄生电容，而与晶体管无关。
源漏邻近电容
正如互相靠近的任何物体那样，源和漏的n+区之间存在—个电容，图8.22中用Csde表示。由于涉及到复杂的形状，故该电容的值难以计算。然而，除非沟道很短，否则，这一电通常很小，与其他电容相比可以忽略。
MOS晶体管栅的连线电容 MOS晶体管源漏邻近电容
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
