信息来源: 时间:2022-7-25
晶体管中与直流工作状态有关的渡越时间(1.3.1节)是一个电子越过沟道长度所需的平均时间:
由于在前一节中已算出了反型层电荷,故现在是对四种感兴趣的情况计算τ的合适时机。在下一节中我们将要用到τ。
从式(7.4.22);我们有。由式(4.4.30a),VDS很小,有
。因此根据式(7.5.1)可得
注意,由于忽略VDS,沟道是近似均匀的,漂移速度近似不变,故可用式(1.3.10)获得上述结果。
假设没有发生速度饱和,由式(7.4.27)有,并由式(4.4.30b),有
,因此根据式(7.5.1)可得
式中
对于一个μ=64μm2/(V•ns),L=4μm的器件[因此,器件工作在(VGS-VT)/(1+δ)=4V电压下], τ值是0.083ns。
从4.6节不难看出,此时Q´I,漏=0,并由式(7.4.36),有,源。根据式(4.6.16),有
。所以
注意,在上述三种情况下,渡越时间正比于L的平方。当然,这是因为QI正比于L,ID反比于L。为了用另一种方法来理解这一效应,现在来考虑VDs很小时的非饱和情况。这时,沟道几乎是均匀的,场强到处近似等于VDS/L,电子的漂移速度正比于这一场强。L,比如说增大m倍,漂移速度就减小m倍。现在这些电子必须·渡越的距离是原距离的m倍,这样,电子渡越沟道所需时间便将增大m2倍。 把1.3.3节中的简单模型用于弱反型,类似的论点仍然成立,只是这里的“驱动力”不是场强而是沟道中的电荷梯度∣Q´I,源∣/L。
如果在部分沟道中出现速度饱和,前面的论点就不成立了。在这一情况下,虽然渡越时间的值可利用5.3节中的内容来计算,但我们将把讨论限制在简单的估算。我们注意到, τ值将大于电子以最大速度在整个沟道中移动时所具有的值,因此,
图7.10表示了器件工作在ID-VDS特性的“平直”部分时,渡越时间与VGS的函数关系(实线)。随着VGs的增大,如果器件欲保持饱和状态,则VDS必须升高,VDS的升高伴随着电场的增强。因此,如果L较小,速度饱和会遍及沟道的绝大部分。这样,增加VGs不可能减小τ,这一点与粗心地应用式(7.5.3)和(7.5.4)而得出错误结论的那些人的愿望相反。
联系方式:邹先生
联系电话:0755-83888366-8022
手机:18123972950
QQ:2880195519
联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助