电子技术论坛

单沟道MOS门电路详解及概述分析

信息来源：时间：2020-11-6

单沟道MOS门电路详解及概述分析

一、单沟道MOS门电路

前面叙述的各种倒相器，就是一个“非”门电路，具有逻辑“非”的功能。即输入为“1”，输出为‘0”；反之输入为“0”，输出为“1”。

MOS门电路,单沟道MOS门电路可根据输入器件与负载器件沟道的异同，分为单沟道门电路和双沟道门电路。前面讲到的E/EMOS、E/DMOS倒相器的负载与输入器件，都是同一种沟道组成的，属单沟道电路；而CMOS电路的负载管和输入管的沟道是不同的，故属双沟道电路。下面我们分别介绍一些MOS门电路的基本形式。在讨论中，除了特别指明以外，都按正逻辑规定。

1、“与非”门电路

图2-53所示分别为E/EMOS“与非”门电路和E/DMOS“与非”门电路。图2-53（a）由三个N沟道增强型MOS管组成，串联为输入管，为负载管，图2-53（b）由两个增强型管和一个耗尽型管组成，串联为输入管，为负载管。A、B为输入端，F为输出端。

单沟道MOS门电路

当A、B两个输入端同时为导通，由于导通电阻很小，所以输出为“0”电平。当A、B两个输入端中任意一个为“0”，即或管截止，整个电路就不能导通，输出为“1”电平。显然，输出F与输入A、B之间是“与非”关系。其逻辑式为单沟道MOS门电路。

“与非”门电路的形式，与倒相器电路的形式是相同的，所不同的是几个串联的输入管替代了倒相器的一个输入管。若串联的每个输入管的沟道宽长比与倒相器的相等，那么这两输入端的“与非”门电路，其导通等效电阻应是倒相器输入管导通电阻的2倍。单沟道MOS门电路,当“与非”门的两个输入管全部导通，输出的低电平就等于倒相器的2倍，这是我们所不希望的。为了达到与倒相器输出低电平的数值相同，在设计时必须使串联的每个输入管导通的等效电阻为倒相器的二分之一，即沟道宽长比要等于倒相器的2倍。若有N个输入端的“与非”门电路，显然每个输入管的沟道宽长比，应等于倒相器输入管的N倍。

单沟道MOS门电路

图2-54表明，串联迭加器件几何图形的面积，比倒相器输入管所占的面积大很多倍，因此电路图形占用晶面很大，影响集成度及工艺成品率。另外，寄生电容增大，对开关速度带来不良影响，面且，在串联选加时，上面A输入器件的源电位比B器件源电位（地电位）高，当4、B均输入相同的“1”电平时，（Va）4*（Vos），所以，要使A器件的导通电阻和B器件的相等，就要求单沟道MOS门电路。

单沟道MOS门电路

考虑到以上原因，在MOS电路的逻辑设计中尽可能避免采用迭加形式。同时，对于串联数目也提出了一个实际的限制，因为随着串联器件数目的增加，上述影响将更为严重。所以通常以不超过三个串联器件为宜。

2、“或非”门电路

图2-55为两输入端的“或非”门电路。其中2-55（a）是E/E MOS“或非”门电路，由3个N沟道增强型MOS管组成，与并联为输入管；图2-55（b）是E/D MOS“或非”门电路，为N沟道增强型MOS管，为N沟道耗尽型MOS管。

当输入都为“0”，截止，输出为“1”电平；当或，任一管子输入“1”，

或只要一个管子导通，输出就为“0”电平。所以输出与输入A、B是“或非”关系。

单沟道MOS门电路

其逻辑式为：单沟道MOS门电路

在“或非”门电路中，每个输入管的尺寸应和倒相器的相同。因为只要并联器件之中任一支管子处于导通状态，其通导等效电阻就与倒相器输入器件的一样，若几个并联的器件同时导通时，输出的低电平就更低。图2-56表示并联门的单个器件沟道的宽长比与倒相器输入器件相同。

单沟道MOS门电路

对于输入管并联的“或非”门，由于不要增大器件的宽长比，因此在提高集成度、减小寄生电容、扩大输入端数目等方面都比输入管串联迭加的优越。因此在MOS逻辑电路设计时，一般都采用输入管并联的形式。图2-56表示并联门的单个器件沟道的宽长比与倒相器输入器件相同。,有些输入端数目需要增加的“与非”门，为了避免串联工作时的弊病，就往往采用并联的形式。

单沟道MOS门电路

图2-57为采用并联方式构成的三输入端"与非"门电路。其逻辑式可根据反演侓得到，即：

单沟道MOS门电路

由于这种方法增加了门的级数，因此传输延迟时间有些增加。

3、“与”门“或”门及“与或非”门电路

在上述“与非”门后面加一级倒相器，就构成了“与”门电路，如图2-58所示。同样在“或非”门后面加一级倒相器，就构成“或”门电路，如图2-59所示。如果三个输入器件中申联，并与并联，这样组成的门电路，即为与或非”门电路；若在后面加一级倒相器，就成为“与或”门电路，如图2-60所示。

从图2-60（b）中看到，两个串联器件的宽长比是并联器件的2倍。

4、“异或”门电路

图2-61（a）、（b）分别为“异或”门电路和它的逻辑符号，其中和组成一级“或非”门，；组成第二级“与或非门，的输入为第一级或非”门的输出。输入与输出的关系为：

单沟道MOS门电路

其逻辑功能可这样来描述：如果A、B输入相同的“1”电平或“0”电平，则输出为“0”电平；否则，A、B输入相异，输出就为“1”电平。

单沟道MOS门电路

“异或”门还有一种比较简单的电路，如图2-62所示，其中为门控管，为负载管，单沟道MOS门电路组成倒相器。

其工作原理是这样的：当A、B都是“1”或都是“0”时，”1、T。的栅源电压Vos均为0V，都不能导通，F’点输出为“1”电平，经倒相，输出端F为“0”电平；若A和B电平不同，例如A为“1”，B为“0”，则截止，导通，F’点输出为“0”电平，经倒相使输出端F为“1”。完成了“异或”门的功能。

若在“异或”门的后面再加一级非门，就构成“异或非”门，其逻辑式为：

单沟道MOS门电路

“异或非”门也称为“同或”门。其逻辑功能可以这样描述：当A、B输入端相同时，输出即为“1”A、B输入端相异时，输出即为“0”。

在E/DMOS电路中，也可组成和E/EMOS一样形式的“或”门、“与”门、“异或”、“同或”门电路。这里不再絮述，请读者参阅有关资料。

5、驱动电路

MOS集成电路的输入端，一般是MOS管的栅极，因此，不管输入是“0”

电平还是“1”电平，都没有电流流入电路，也没有电流从电路中流出。如果用一个驱动电路去驱动另一个电路；无论是输出“0”电平或是“1”电平，既没有被驱动电路的电流流入驱动电路，也不会有驱动电路的电流流入被驱动电路。这与TTL电路是完全不同的。这样，一个MOS电路是否能驱动任意多的MOS门电路呢？即它的负载能力是否可以为无限大呢？

当然不是的，因为还必须考虑速度问题。

大家知道，每一个MOS集成电路的输入端对地都有一定的电容，如果被驱动的是许多个相并联的MOS门电路，则各个电路的输入电容就要相加，成为输出级很大的负载电容，如图2-63所示。因此，当输出级的输入电平由“1”变到“0”时，T1由导通变成截止，被驱动电路的输入电容就要通过前一级的负载管充电，如果被驱动的门很多，即输入电容很大，前一级的截止时间就很长，速度就要降低，所以为了保证电路有一定的开关速度，电路的负载能力必然受到限制。

单沟道MOS门电路

为了提高MOS集成电路的负载能力，既要提高驱动能力，又要不增大截止时间，就得减小负载管的导通电阻（即增加的宽长比）。在讨论E/E饱和负载MOS倒相器时已经指出，为了达到较低的低电平输出，负载管的宽长比（W/L）乙与输入管的宽长比（W/L）L，应保持一定的比值。所以增大负载管的宽长比（W/L）z，必须相应地增大输入管的宽长比，这样，不仅大大增加了晶片的占用面积，而且增加了寄生电容，使前一级的负载电容增大。因此，这种方法是不可取的。

为了提高MOS集成电路的负载能力，人们采用了图2-64所示的MOS输出级电路，它由四个MOS管组成，其中组成饱和负载MOS倒相器，两管的宽长比取得较大。下面以图2-64（a）来说明它的工作原理。当输入端为“0”电平时，管截止，使管导通，输出“1”电平。在静态条件下，和总有一个是截止的，所以这一对管子的静态功耗为零。因此，不管的W/L与的W/L有什么样的比例，输出“0”电平都是零。单沟道MOS门电路.因此可以使和的W/L相同，并取较大的数值。当输出电平由“0”变为“1”时，负载电容可以通过充电，当输出电平由“1”变为“0”时，负载电容可以通过放电。如和的W/L较大而且相同，则负载电容的充放电时间将会很短。所以，这种电络能以较快的速度驱动较大的负载电容。由于和在脉冲条件下轮流工作，所以称为反相推挽输出级。

单沟道MOS门电路

如果要使输出级不起倒相作用，可以把电路结构改成图2-64（b）的形式。其工作原理与反相推挽输出级完全一样。

上述输出级电路虽然能够增大驱动能力，并且输出的“0”电平接近0V，但它输出“1”电平的数值较小。对于图2-64（a）的电路来说，当输入为“0”电平时，截止，的栅极电压为。因为栅源电压大于时才能导通，所以输出“1”电平应是为了提高输出高电平的数值，可以将上述电路进行改进。一种方法是在图2-64（a）电路的上，并联一只小跨导的管（如图2-65所示），这只管子的宽长比，可以做得比饱和负载管还要小。这样，依靠提供较大的充电电流，依靠提高输出高电平的数值。